インテルの最新Xeonプロセッサーを知る

Uncoreアーキテクチャー

UncoreはCoreに対比する言葉で、プロセッサー・コアの周辺回路の1群を指す。インテルのプロセッサーのUncoreにもいくつかの特徴があるが、まずキャッシュについて説明する。キャッシュはCoreとUncoreにまたがって階層構造を構成しており、純粋にUncoreだけに存在するものではないが、便宜的に本項目に入れさせていただいた。

プロセッサー・システムの記憶装置は階層構造を持っている。プロセッサー・コアは非常に高速に処理をしているので、可能な限りアクセス速度が速くレイテンシーの短い記憶装置が望ましい。しかし、同時に大容量の記憶装置を形成することは今日の技術ではできていない。大容量の記憶装置の代表例はハードディスクやDVD、ブルーレイだが、とても高速アクセスができるとは言えない。

この対極にあるのがキャッシュである。同じ理由から、インテルのプロセッサーではキャッシュも階層構造を形成している。以下の図4はインテル マイクロアーキテクチャーNehalem世代のキャッシュ構造を示している。最もコアに近いキャッシュのL1（レベル1）キャッシュは、容量的には小さいが非常に高速に動作する。 次の階層がL2（レベル2）キャッシュ。ここまでは各コアの中に存在する。そして、L3（レベル3）キャッシュ。これはUncoreになる。このL3はコア間で共有される。

インテルのキャッシュ構造はインクルーシブで、L1に存在するデータはL2に、L2に存在するデータはL3にも存在する方式を採用している。 この方式ではこの前提があるために、キャッシュ内のデータの所在をチェックする作業（スヌープ）を低減させることができるので、コア数が増加してもそれに見合う性能を引き出すことができる。

次に、プロセッサー・バスにも大きな変革が起きている。インテル マイクロアーキテクチャーNehalem世代が出て来るまではインテルのプロセッサー・バスはFSB（フロントサイド・バス）という共有パラレル・バスであった。

FSBはプロセッサーの進化と共にさまざまな改善を経て高速化されてきたが、シングルエンドのパラレル・バスなので基板設計の難易度の上がってきた経緯もあり、Nehalem世代からはインテル QPI（Quick Path Interconnect）という新しいインタフェースが採用された。このインテルQPIはディファレンシャルのシリアル・バスで、かつポイント・ツー・ポイントの接続が特徴である。帯域幅もFSBの8.5GB/sから25.6GB/sへと大幅に広げている。

また同時にメモリーのインタフェースをチップセットからプロセッサーに変更したが、これによりメモリーのアクセス・レイテンシーが大幅に改善された。下の図5を見てほしい。従来のFSB方式では、すべてのプロセッサーはFSBでいったんチップセットに接続され、メモリーはその先にあった。つまりプロセッサーから見たときにメモリーは遠いところにあり、かつ各プロセッサーがメモリー・アクセスを同時に行うとチップセットでバス競合が発生していたのである。

それに比べて、QPI世代の2/4/8プロセッサー構成では、メモリーは各プロセッサーに直接接続され、分散して配置されている。直近のメモリー・アクセスはFSB世代に比べ格段に速くなるのは直感的にご理解いただけるはずだ。またほかのプロセッサーの配下にあるメモリーにアクセスする場合も、メモリーが分散配置されていること、広帯域でネットワークの様に張り巡らされているQPIを経由することから、この場合でもFSBよりも高速にデータアクセス可能となっている。

プロセッサー性能の向上による効果

以上、インテルのプロセッサー性能がいかに優れているかを説明したが、ではこれが具体的にエンド・ユーザーにどう貢献できるのか。例えば、5年ほど前のシングル・コアXeonプロセッサーと最新のXeon 7500番台を比べると、およそ20倍の性能向上が図られている。つまり、同数のサーバーであれば性能は20倍になるし、従来20台のサーバーが必要だった処理がXeon 7500番台ではたったの1台でできてしまうことになる。

IT投資を効果的に進めるには、プロセッサー性能が飛躍的に良くなっていく必要があると思う。そこで今回はプロセッサー性能に注目し、電力消費を抑えながら性能を向上させるためにどういった技術が使われているかを中心に説明した。

次回は、仮想化、ミッションクリティカルといったニーズにプロセッサー、チップセットがどのように貢献しているかを中心に説明したいと思う。